Le nombre d'instructions par cycle (IPC) a été amélioré au travers des unités de calcul, les instructions SSE également, il y a plus de
mémoire cache, les 2 cores peuvent se la partager comme ils le souhaitent (il n'y a donc pas 2*2 Mo de cache mais bien 4 Mo de cache L2 pour les core 2 duo (ceci a son importance)).